2024年3月8日 笔记 硬件与仿真
【数字IC设计】Testbench 编写基础
How to write Testbench 本文将讲述如何使用Verilog 编写一个基础的 测试脚本（testbench） 。 在考虑一些关键概念之前，先来看看 Testbench 的架构是什么样的。架构包括建模时间、initial 块（initial block）和任务（task）。此文最后将以一个完整的 Tes
verilogtestbenchsimulationdigital-design
标签归档
标签「simulation」下的内容
2024年3月2日 笔记 硬件与仿真
【数字IC设计】使用 VCS 与 Verdi 的前端仿真流程
前端仿真 首先，本地新建项目一般需要一个工程文件夹，其文件结构大致是： Design（RTL，filelist），Flow（Syn，Lint等等），VRF（Verify）（tb，tc等等） 环境搭建 在这里，我们使用 VCS 和 Verdi 进行前端仿真和波形查看。 首先，我们需要保证环境变量里存在 vcs 和 ver
vcsverdiverilogsimulationdebug